Теоретичні відмінності пам'яті DDR3 vs DDR4
Розробка стандарту DDR4 почалася асоціацією JEDEC взялася ще в 2005 році. В цей час повним ходом продавалися планки пам'яті DDR2, і тільки намічався серійний випуск модулів DDR3. Ще в той час інженери розуміли, що можливості стандартів будуть обмежені, і будуть обмежувати, або і зовсім не відповідати рівню інших комплектуючих ПК.
Після випуску платформи Socket LGA 1151 нарешті вийшло порівняти між собою стандарти пам'яті DDR3 і DDR4 в рівних умовах. Для початку варто більш детально зрозуміти теоретичні відмінності між типами модулів пам'яті.
Насправді все не тільки в різниці пропускної здатності пам'яті, але також в таких важливих характеристиках, як енергоспоживання модулів і обсяг їх пам'яті.
Збільшення пропускної здатності
Від роботи модулів пам'яті безпосередньо залежить пропускна здатність підсистеми пам'яті. У реальних умовах експлуатації користувач може і не відчути великого приросту від установки більш продуктивних комплектів, адже не всі програми постійно обмінюються великими об'ємами даних.
Але в той же час, якщо говорити про спеціалізовані програми, наприклад фото і відеоредактори, системи проектування або програми для створення 3D моделей і анімації, то результат від застосування швидкісних модулів вже буде набагато істотніше. Також висока пропускна здатність підсистеми пам'яті важлива при використанні вбудованої графіки. Адже у iGPU немає доступу до швидких чіпам GDDR5, тому вся необхідна йому інформація міститься в оперативну пам'ять ПК. Відповідно, в даному випадку установка більш продуктивних комплектів пам'яті безпосередньо впливатиме на кількість FPS на екрані.
Базова частота роботи DDR3 модулів знаходиться в діапазоні від 1066 до 1866 МГц. У актуальною на сьогодні DDR4, мінімальна частота стартує з позначки 2133 МГц.
З точки зору розгінного потенціалу, DDR4 має явну перевагу, на сьогодні максимально досягнута частота в 5608 Мгц. Рекордної частотою для модулів DDR3 є частота в 4620 МГц, яка була досягнута лише через 7 років після появи на ринку стандарту DDR3.
Покращені показники енергоефективності.
Зміни торкнулися в тому числі, і енергоспоживання модулів DDR4, основним з яких є можливість роботи на більш низькій напрузі. Для роботи модулів пам'яті з номінальною частотою в 2133 МГц досить 1,2В, що на 20% менше, ніж у попередника (1,5 В). Правда з часом на ринок вийшла більш енергоефективна пам'ять DDR3L і DDR3U з напругою 1,35В і 1,25В.
Також в DDR4 пам'яті ввели модернізований інтерфейс вводу / виводу даних під назвою POD "Pseudo-Open Drain". Від використовуваного раніше SSTL (Series-Stub Terminated Logic) він відрізняється відсутністю витоку струму на рівні драйверів осередків пам'яті.
Впровадження і використання всього комплексу енергоефективних технологій повинно привести до 30% -му виграшу в енергоспоживанні. З точки зору настільного ПК це може здаватися і несуттєвим показником, але якщо мова дет про портативній електроніці, (ноутбуки, ультрабуки), то 30% - зовсім не маленький показник.
Модернізована структура пам'яті
Пам'ять DDR3 в максимальній конфігурації містить 8 банків пам'яті, тоді як в DDR4 є вже 16 банків. При цьому довжина рядка в структурі чіпа DDR3 становить 2048 байт, а в DDR4 - 512 байт. В результаті новий тип пам'яті дозволяє швидше перемикатися між банками і відкривати довільні рядки.
DDR4 мікроархітектура використовує 8-гігабітні чіпи, модулі стандарту DDR3, як правило створюються на основі мікросхем з ємністю 4 Гбіт. З цього випливає висновок, що при однаковій кількості чіпів, обсяг буде великим в два рази. Мінімальний обсяг планки пам'яті DDR4 дорівнює 4 гігабайт, що стосується максимального обсягу то він досягає 64 Гб для серверних модулів DDR4, а для десктопних систем найбільш популярні рішення на ринку мають розмір 8-16 Гб.
Збільшення всіх основних характеристик модулів пам'яті, не вплинули на розмір планок пам'яті, вони залишилися порівнянні. DDR4 має розмір 133,35 x 31,25 мм проти 133,35 x 30,35 мм у DDR3 відповідно. Фізично змінилося тільки розташування ключа і кількість контактів (кількість яких збільшилася з 240 до 288). Встановити нові модулі пам'яті в слот DDR3 не вийде, як і навпаки, через фізичні відмінностей.
У новому стандарті передбачено використання більш прогресивної шини взаємозв'язку з контролером пам'яті. У стандарті DDR3 застосовується інтерфейс Multi-Drop Bus з двома каналами. Коли задіяні відразу 4 слота, виходить, що два модуля підключені до одного каналу. Це позначається не найкращим чином на продуктивності підсистеми пам'яті.
Більш прогресивна схема використання реалізована в стандарті DDR4, один модуль на один канал пам'яті. Назва нового типу пам'яті - Point-to-Point Bus. Паралельний доступ до слотів однозначно краще послідовного, оскільки в подальшому дозволяє більш ефективно нарощувати швидкість роботи всієї підсистеми пам'яті. Найбільш явно користувачі можуть це відчути, коли зростуть обсяги переданої інформації. За такою ж схемою розвивалися відеопам'ять GDDR і інтерфейс PCI Express. Тільки використання паралельного доступу дозволило збільшити їх продуктивність.
Але в той же час шина пам'яті використовувана в DDR4, створює певні обмеження на кількість використовуваних модулів. В цьому випадку, двоканальний контролер може обслуговувати тільки два слоти, а чотирьохканальних - чотири. Якщо використовувати планки пам'яті збільшеного обсягу, це не є настільки критично, але все ж на перших порах може викликати певні незручності.
Вирішується ця проблема досить простим способом - шляхом установки спеціального комутатора (Digital Switch) між контролером і слотами пам'яті. За принципом своєї дії він нагадує комутатор ліній PCI Express. В результаті користувачеві, як і раніше, буде доступно 4 або 8 слотів (в залежності від рівня платформи), при цьому будуть використовуватися всі переваги шини Point-to-Point Bus.
Виявлення і корекція помилок в пам'яті DDR4
Робота пам'яті на високій швидкості з великими стеками даних збільшує можливість виникнення помилок, тому інженери при розробці стандарту DDR4 подбали про те, щоб механізм їх виявлення і попередження працював безвідмовно. У нових модулях використовувалися такі підходи як, підтримка функції корекції промахів, пов'язаних з контролером парності команд і адрес, а також перевірка контрольних сум перед записом даних в пам'ять. На стороні ж самого контролера з'явилася можливість тестування з'єднань без використання ініціюючих послідовностей.
